HardCopy V---Altera
当您的FPGA原型设计准备量产时,Altera HardCopy V ASIC帮助您以最低风险实现最低总成本和最低功耗。HardCopy V ASIC与Stratix V FPGA封装、引脚和信号完整性兼容,使您能够比任何其他ASIC方法提前交付产品。
统一的设计环境
采用Stratix V FPGA对系统进行无缝原型开发,在交付ASIC设计之前,全面准备好系统投产。Altera HardCopy设计中心使用成熟的全包工艺来实现低成本、低功耗、功能等价、引脚兼容的HardCopy V器件。
更低的风险和总成本
与台积电(TSMC)的合作有利于大批量生产易于制造、高可靠性的HardCopy V ASIC。采用Stratix V FPGA对您的设计进行原型开发,Altera的设计方法提供低风险和低成本。
相关链接
HardCopy ASIC系列简介
Stratix V FPGA系列
知识产权和参考设计